Rangkaian Memori dan Decoder-nya

DAFTAR ISI

1. Tujuan [Kembali]

2. Alat dan Bahan [Kembali]

3. Dasar Teori [Kembali]

Pemetaan I-O

Dirancang sistem minimum yang menggunakan 4 komponen I-O yaitu PPI-0 8255 dan

PPI-1 8255, PIT 8253 serta PIC 8259. Untuk PPI 8255 masing-masing membutuhkan 4

kombinasi address (A1 A0 yaitu 0 s/d 3 Byte), PIT 8253 membutuhkan 4 kombinasi

address yaitu A1A0 serta PIC 8259 membutuhkan 2 kombinasi address
yaitu A0. Adapun perancangan peta I-O ini adalah seperti gambar 2

Gambar 1 Rangkaian memori dan decoder-nya

Gambar 2 Peta I-O

Untuk dapat mengakses address dari PPI-0 8255 (4 B) menggunakan pin A0 dan A1

dan PPI-1 8255 (4 B) menggunakan pin A0 s/d A1, PPT 8253 (4 B) menggunakan pin

A0 s/d A1, sedangkan untuk PIC 8259 (2 B) menggunakan pin A0. Dalam membedakan

alamat dari keempat komponen I-O tersebut seperti peta I-O diatas maka digunakan

address A2 s/d A19. PPI-0 dengan PPI-1 dibedakan dari A4, jika A4 berlogika 0 maka

merupakan akses address PPI-0 dan jika A4 berlogika 1 maka merupakan akses

address PPI-1. PIT dapat dibedakan dari komponen I-O yang lain dari pin address A5,

jika A5 berlogika 1 dan yang lain (A2 s/d A19) berlogika 0 maka address ini merupakan

address PIT. Untuk PIC yang membedakan address-nya dengan komponen lain adalah

pin address A6. Rangkaian decoder dapat dirancang untuk membedakan PPI-0, PPI-1,

PIT dan PIC menggunakan A4, A5 dan A6 seperti rangkaian pada gambar 3.

Gambar 3 Rangkaian I-O dan decoder-nya

4. Rangkaian [Kembali]

5. Video [Kembali]

8. Link Download [Kembali]

a. Rangkaian

b. Video

[KEMBALI KE ATAS]

Referensi :

John Crisp, Introduction to Microprosessor and Microcontrollers, 2nd edition, Newnessm 2004.
Darwison, 2007 “ Teori, Rancangan ,Simulasi Dan Aplikasi Mikroprosesor Dan Mikrokontroller” ISBN: 978-602-9487-09-1”, CV Ferila, Padang

Materi Kuliah